AI狂潮推动先进封装技术走向前沿

　随着人工智能对芯片速度的要求日益提高，然而，当芯片尺寸逼近原子级别时，进一步微缩的成本变得愈发高昂。在此背景下，将多个芯片紧密集成在同一个封装中，成为减少数据传输时间和降低能耗的有效方法。

　　据《韩国经济日报》报道，援引三星电子及知情人士的消息，三星电子预计将在今年内推出高带宽内存（HBM）的3D封装服务，并计划于明年发布的第六代HBM芯片——HBM4，也将采用此封装技术。

　　就在不久前，黄仁勋宣布了下一代AI平台Rubin，该平台预计于2026年发布，并将集成HBM4内存。

　　技术革新：垂直堆叠

　　三星最新研发的SAINT-D封装技术，实现了在逻辑芯片上垂直堆叠HBM芯片，此举有望进一步加快数据的处理和学习速度。

　　当前，HBM芯片是通过硅中间层，以2.5D封装技术与逻辑芯片进行水平连接的。相较之下，3D封装技术更为先进，它去除了硅中间层和芯片间的薄基板，使得芯片间的通信更加直接、高效。

　　由于AI芯片封装常需整合不同种类的芯片，因此代工厂往往需要与其他芯片制造商携手合作。而三星则能提供完整的HBM 3D封装解决方案，即将其内存业务部门制造的HBM芯片与代工部门组装的逻辑芯片，通过垂直堆叠方式进行封装。

　　三星电子的高管指出，3D封装技术不仅降低了功耗和处理延迟，还显著提升了半导体芯片的电信号质量。

　　HBM4竞争日趋激烈

　　值得关注的是，尽管三星在HBM技术上持续进步，但其HBM3E内存尚未正式通过英伟达的测试验证。与此同时，美光和SK海力士已在2024年初顺利通过了英伟达的验证，并成功获得了订单。

　　三星即将推出的HBM 3D封装服务，显示出其加速研发步伐，力求在HBM4领域迎头赶上的决心。

　　事实上，HBM4的竞争早已拉开帷幕。去年11月就有消息传出，SK海力士正与英伟达探讨一种与三星方案类似的、具有颠覆性的HBM4集成方式。而在今年4月，SK海力士更进一步与台积电签订了战略合作协议，以增强其在HBM芯片生产和先进封装技术方面的能力。值得一提的是，台积电在先进封装领域，特别是其CoWoS技术方面，一直处于行业领先地位。

　　另据行业内部人士透露，为了应对HBM及DDR5 DRAM需求的增长，SK海力士正在扩大其第5代1b DRAM的生产规模。

　　同时，美光也在积极追赶。据etnews引用业内人士的消息称，美光正在研发的下一代HBM在功耗控制方面，相较于SK海力士和三星电子有着更为出色的表现。

　　市场研究机构TrendForce集邦咨询预测，随着市场对低功耗、高性能芯片的需求持续增长，HBM在DRAM市场中的份额预计将从2024年的21%增长至2025年的30%。

　　摩根士丹利预测，到2027年，先进封装收入将占全球半导体收入的13%，相较于2023年的9%有显著提升。

　　而据MGI Research预测，包括3D封装在内的先进封装市场规模，预计到2032年将增长至800亿美元，相较于2023年的345亿美元，增长幅度显著。